LABORATÓRIO DE ELETRÔNICA DIGITAL
Experiência 18:
Display Multiplexado


Display Multiplexado

Nesta experiência vamos construir um display com 4 dígitos de sete segmentos usando apenas um decodificador BCD para 7 segmentos tipo 7448. No display multiplexado apenas um dígito fica ligado de cada vez em rápida sucessão. Se a multiplexação for bastante rápida, a persistência da visão cria a impressão de que todos os dígitos estão ligados simultaneamente. Um visor multiplexado tem as seguintes vantagens sobre um não multiplexado:

As desvantagens de multiplexar o display são a maior complexidade do circuito e a redução da luminosidade aparente.

Nesta experiência vamos testar o visor a partir de um conjunto de sinais de entrada gerado por 4 conjuntos de 4 chaves. Cada conjunto de 4 chaves vai representar um dígito BCD. Estas 4 chaves de um dígito devem estar lado a lado, com o bit mais significativo na esquerda. Para explicar o funcionamento do circuito, vou chamar os dígitos BCD de D3, D2, D1 e D0, sendo D3 o mais significativo. O dígito D3 é formado pelas chaves (bits) D3.3, D3.2, D3.1 e D3.0. Os outros dígitos dividem-se em 4 bits de forma similar. Portanto teremos 4 carreiras de 4 chaves organizadas da seguinte maneira:

D3.3 D3.2 D3.1 D3.0
D2.3 D2.2 D2.1 D2.0
D1.3 D1.2 D1.1 D1.0
D0.3 D0.2 D0.1 D0.0

Para multiplexar estes dados usam-se 4 multiplexadores de 4 entradas (2 multiplexadores dulplos de 4 entradas tipo 74153). As conexões nos 74153 são feitas conforme a tabela abaixo:

Primeiro Multiplexador
Chave (digitos)Pino do MUX
D0.01C0
D0.12C0
D1.01C1
D1.12C1
D2.01C2
D2.12C2
D3.01C3
D3.12C3

Saídas: 1Y = DM0; 2Y=DM1

Segundo Multiplexador
Chave (digitos)Pino do MUX
D0.21C0
D0.32C0
D1.21C1
D1.32C1
D2.21C2
D2.32C2
D3.21C3
D3.32C3

Saídas: 1Y = DM2; 2Y=DM3

Um contador módulo 4 ligado ao oscilador de clock gera os dois bits de seleção do multiplexador. Estes mesmos dois bits são usados em um decodificador (no caso usaremos apenas 4 saídas do 74154). As saídas do decodificador 74154 acionam o catodo comum de cada dígito do display.

As saídas dos multiplexadores são conectadas às entradas do decodificador BCD-7 segmentos. Os drivers dos segmentos a,b,c,d,e,f,g são ligados em paralelo em todos os 4 dígitos.



Figura 1: Esquema do visor multiplexado sem supressão de zero.

Supressão do zero a esquerda

No display multiplexado a supressão do zero a esquerda usando a entrada RBI e a saída RBO do decodificador BCD-7seg é um pouco mais compleicada do que no não multiplexado porque existe apenas um 7448 que é usado para todos os dígitos sucessivamente. O indicador de supressão do zero RBI deve variar sincronisadamente com o dígito que está sendo apresentado. Quando o dígito mais significativo é apresentado RBI deve ser zero para que o zero mais da esquerda sempre seja suprimido. Quando o bit menos significativo estiver sendo apresentado RBI deve ser alto, pois o zero menos significativo não deve ser suprimido. Nos demais dígitos RBI deve receber o RBO do dígito anterior. O valor anterior do RBO pode ser obtido armazenando-se o RBO num flip-flop tipo D.

Procedimentos Práticos

  1. Teste preliminar: Conecte o decodificador BCD-7seg ao display e as entradas a chaves. Teste o display.
  2. Monte um display multiplexado de 2 dígitos
  3. Monte e teste um visor multiplexado de 4 dígitos. Faça isto acrescentando componentes ao display de 2 dígitos. Teste inicialmente com um relógio de baixa freqüência. Se funcionar use um relógio de alta freqüência.
  4. Projete um circuito para suprimir o zero a esquerda no display de 4 bits. (Deve apenas constar no relatorio).